Chip Insight 資料庫
#EDA
找到 4 篇文章
AI 開始設計下一代 AI 晶片：OpenAI Jalapeño 如何把 ASIC 開發壓到 9 個月
OpenAI 首款自研推論加速器 Jalapeño 最值得注意的地方，可能不是單純的效能，而是它的誕生方式。OpenAI 表示，團隊利用自身 AI 模型協助硬體設計、實作探索、驗證迭代與算術電路最佳化，從初始 RTL 推進至 tapeout 僅約 9 個月。這意味著生成式 AI 正從『寫軟體』跨入半導體開發流程，並開始形成一個特殊循環：AI 幫助設計更好的 AI 晶片，而更好的晶片再反過來訓練與執行下一代 AI。
AI 已經不是聊天機器人了：2026 年哪些產業真的把 LLM 塞進日常工作？
到了 2026 年，企業使用 AI 的問題已經逐漸從「員工有沒有在用 ChatGPT」變成「哪些工作流程已經沒有 AI 就跑不動」。從軟體工程的 Coding Agent、法律業的合約與判例分析、醫療現場的病歷與研究摘要，到銀行的數位員工、保險核保，以及半導體設計中的 RTL、驗證與除錯，LLM 與 Agentic AI 正開始成為企業工作流程的一層基礎設施。真正最先受到影響的，也不是單純的低技能工作，而是那些具有大量文字、規則、文件、搜尋、比較與重複判斷的高知識密度職業。
Anthropic 開出近百萬美元年薪教 AI 設計晶片，實際造 ASIC 的工程師薪酬卻低逾一半
Anthropic 正積極建立自有晶片設計團隊，並探索讓 AI 模型參與 ASIC 設計流程。值得注意的是，公司目前公開職缺所呈現的薪酬結構出現明顯落差：負責研究與訓練 AI 模型進行晶片設計的 Research Engineer，年薪區間約為 50 萬至 85 萬美元；而實際負責 ASIC 設計、從 RTL 推進至 tape-out 的 Silicon Engineer，年薪則約為 32 萬至 48.5 萬美元。兩類職位在 ASIC/FPGA flow、RTL、UVM、formal verification、physical design、PPA、DFT 與 EDA 工具等方面具有高度重疊的技術要求，凸顯 AI 晶片產業正在出現一個有趣的新趨勢：市場可能開始把「讓 AI 學會設計晶片」視為比「親自設計晶片」更稀缺、更具戰略價值的能力。
中國修訂晶片設計保護新制！嚴打抄襲 IC 版圖設計，強化原創審查與侵權懲罰
中國正式修訂《積體電路布圖設計保護條例》，大幅提高晶片版圖（IC Layout）取得法律保護的門檻，要求設計必須證明為自主研發並具備原創性，同時加重侵權賠償與懲罰性賠償機制。值得注意的是，新法目前仍允許中國 IC 設計公司委託台積電（TSMC）與三星晶圓代工（Samsung Foundry）生產晶片，意味中國尚未全面限制先進晶片赴海外製造。