Chip Insight 資料庫
找到 1 篇文章
AI 晶片新創 d-Matrix 公布新一代 Raptor 推論加速器,透過將最多四層 DRAM 直接堆疊於 TSMC N4 邏輯晶片下方,試圖繞過傳統 HBM 的水平資料傳輸與 PHY 功耗限制。公司宣稱,新架構可帶來約 20 倍的單位面積頻寬密度,以及每傳輸 1GB 資料約 13.5 倍的能源效率改善,並鎖定大型語言模型最受記憶體頻寬限制的 Decode 階段。不過目前公開資訊主要仍來自 d-Matrix 的技術簡報與效能宣稱,尚缺乏完整規格、現場展示與第三方獨立測試。