AI 幫工程師設計 Chiplet 封裝？日立讓人工審查候選減少逾 90%，揭開半導體設計新流程

一、日立發表了什麼？AI 不是畫出一顆晶片，而是先排除不適合的封裝方案

2026 年 11 月 12 日，日本日立製作所宣布開發一項用於 Chiplet（小晶片）半導體封裝設計的基礎技術。它將代理式 AI 的候選方案篩選，與 AI 輔助的電氣、熱及機械應力分析結合，目的在設計初期辨識值得投入詳細設計的方案。日立在使用三種 Chiplet 的封裝設計案例中表示，工程師需要人工確認的設計候選數量減少超過 90%，並能提前檢視散熱、電氣及應力方面的疑慮。這項成果不是 AI 獨立完成整顆晶片設計，也不是量產晶片性能提高 90%，而是將大量初期方案的人工篩選工作前移到自動化流程。

二、Chiplet 為什麼讓封裝設計變得複雜？

傳統單晶片系統把多種功能盡可能整合在同一片矽晶片；Chiplet 則把運算、I/O 或其他功能拆成多顆晶粒，再透過封裝內的互連組合成系統。這種模組化設計有機會重用既有晶粒，並依產品需求調整組合，但工程上的自由度也暴增：晶粒放在哪裡、接腳如何對接、基板要多大、互連路徑如何安排、不同材料熱膨脹如何匹配，都會改變產品可行性。假設有數顆功能不同的晶粒，排列位置、旋轉方向、連接方式及基板選項都可能形成不同組合；其中不少組合從供貨、製程或可靠度角度一開始就不值得繼續研究。這個『組合爆炸』才是日立想先解決的瓶頸。

三、第一層 AI：把自然語言需求變成可執行的工程限制

依日立公開說明，設計者可以用自然語言描述需求，代理式 AI 再整理、結構化這些要求，並參考零件可取得性、供應商製造規格、接點配置以及既有設計知識，縮小晶粒組合、擺放位置、封裝尺寸與結構的候選範圍。這裡的重點不是讓語言模型憑空猜測哪一種配置最漂亮，而是讓它協助整合原本分散在規格文件、供應條件與工程經驗中的限制。舉例來說，即使某個配置在電氣模擬上很理想，若所需基板不符合供應商設計規則，或某顆晶粒交期不可靠，實務上仍可能是錯誤選擇。這種將工程與採購條件一併考慮的前置篩選，可能比單純追求最佳理論性能更接近真實產品開發。

四、第二層 AI：快速預估電氣、熱與應力

通過初步篩選後，剩餘候選還需要接受物理評估。電氣方面，封裝互連會影響訊號完整性、供電與寄生效應；熱方面，晶粒位置、功率密度、導熱路徑與散熱結構決定局部熱點；機械方面，不同材料的熱膨脹係數差異可能造成翹曲、焊點疲勞或應力集中。傳統工程流程常依賴 EDA 與其他數值模擬工具反覆求解。日立表示使用 AI 模型加速這些物理特性的比較，讓設計初期就能排查潛在問題。從工程原理看，這類方法可視為以較低計算成本進行早期評估的方向，但日立公告未揭露模型架構、訓練資料、相對傳統求解器的誤差或加速倍數，因此不能直接宣稱其採用某種特定神經網路，也不能說它取代完整的物理驗證。

五、90% 究竟代表什麼？

日立所公布的指標，是在三種 Chiplet 的封裝檢討案例中，『需要設計者確認的候選方案數量』降低超過 90%。如果僅用示意數字理解，原本要人工看 100 個方案，現在可能只需看少於 10 個；這只是幫助讀者理解比例的假設，並非日立公布的原始候選數。公告沒有提供總工時、工程師人數、每個方案的驗證成本、量產良率或最終晶片效能，因此不能把候選減量直接換算成開發成本或開發週期的相同比例下降。更嚴格的評估還需要知道：AI 是否錯誤淘汰真正優秀的設計？留下的候選在高精度模擬中有多少通過？在不同晶粒數量與封裝技術上能否維持效果？這些指標決定技術能否從研究展示走向生產流程。

六、這會取代 EDA 工程師嗎？更可能改變工作分工

電子設計自動化工具早已能支援佈線、模擬與最佳化，但前期跨部門資訊彙整仍高度依賴資深工程師。日立的新方法比較像在詳細設計前加上一個智慧型『設計漏斗』：先過濾不符合現實限制的選項，再對少量候選做快速物理評估，最後交由工程師和既有 EDA 工具進行精密設計與驗證。工程師的角色因此可能從逐一檢查大量初始方案，轉向定義需求、驗證 AI 的判斷、處理例外與確認最終可靠度。這是工作內容的重分配，不等於封裝設計師即將消失；尤其對安全性與可靠性要求較高的車用或工業晶片，人類審查與正式驗證仍不可省略。

七、台灣先進封裝產業為何值得注意？

台灣擁有晶圓代工、封裝測試、基板及相關設備供應鏈。隨著 AI 加速器與異質整合發展，封裝不再只是把完成的晶片裝進外殼，而是影響頻寬、功耗、熱管理與製造成本的系統設計環節。若設計初期能同時納入供應商規則、晶粒供貨條件及熱機械限制，理論上有機會降低跨企業協作時的反覆修改。然而，日立沒有宣布這項技術已導入台積電、日月光或任何台灣廠商，也沒有公開對 CoWoS 等特定封裝平台的測試結果。台灣供應鏈可能受益屬於產業推論，不是已確立的合作新聞。

八、距離商用還有多遠？

日立表示下一步將與晶片供應商及封裝相關企業進行 PoC（概念驗證），擴大技術適用範圍並提高候選篩選精度，並以邊緣 AI 半導體工程服務為潛在應用方向。公司亦表示部分研究成果曾於 2026 年 10 月 18 日至 21 日在美國舉行的 EPEPS 2026 會議發表。從產品化角度看，真正難題是資料整合：供應商規格變更、庫存與交期更新、不同封裝材料資料的完整度，以及 AI 建議的可追溯性。若系統不能說明淘汰方案的理由，工程團隊很難把它放進高成本的晶片開發決策。

九、結論：半導體 AI 化的下一站，是讓工程決策更早接近現實

這則日本研究新聞的意義，不在於 AI 取代了晶片工程師，而在於半導體設計流程中的『搜尋空間』開始被系統化管理。日立展示的是把設計要求、供應鏈限制與物理風險放在同一個早期決策流程中，讓團隊更快找到值得投入高成本驗證的方案。超過 90% 的人工候選減量是一個值得追蹤的早期成果；是否能真正縮短上市時間、降低成本或提升良率，仍需更完整的跨案例測試與商業化證據。

Tech English｜六個關鍵技術名詞

Chiplet（小晶片）：將不同功能拆分成多顆晶粒，再在同一封裝內整合，增加設計彈性，也提高互連與封裝難度。

Advanced Packaging（先進封裝）：透過高密度互連、基板或中介層等方式整合多顆晶片，影響頻寬、散熱與可靠度。

Agentic AI（代理式人工智慧）：依目標與限制條件整理資訊、規劃步驟並協助執行任務的 AI 系統。

EDA, Electronic Design Automation（電子設計自動化）：協助電路、晶片及封裝設計、模擬與驗證的軟體工具。

Thermomechanical Stress（熱機械應力）：材料因溫度變化與熱膨脹差異產生的內部負荷，可能造成翹曲或可靠度問題。

Proof of Concept, PoC（概念驗證）：在有限場景測試技術可行性，尚不代表已全面商用或量產。