SEMICON Taiwan 2026 今日開展：AI 晶片戰爭，正在從電晶體走向整個系統

如果把過去十年的半導體競爭濃縮成一句話，大概就是：誰能把電晶體做得更小、更密、更快。

但走進 2026 年的 SEMICON Taiwan，這句話已經不太夠用了。

9 月 2 日，SEMICON Taiwan 2026 正式在台北南港展覽館一、二館開展。今年展會規模再次創下新高，超過 1,300 家廠商設置約 4,300 個攤位，預計吸引超過 10 萬名來自 65 個國家的半導體專業人士。

表面上，這仍然是一場晶片展。

但如果仔細觀察今年官方安排的主題，就會發現產業焦點已經明顯改變。

AI Computing、Advanced Packaging、Silicon Photonics、HBM、Advanced Testing、Autonomous Fab、Strategic Materials，甚至 Quantum，都成為今年的重要技術版圖。

這背後其實指向同一件事：AI 晶片的瓶頸，正在從單一晶片本身，轉移到整個運算系統。

GPU 再快，也可能卡在資料搬不過去

AI 模型快速成長後，工程師開始碰到一個有些反直覺的問題。

真正限制 AI 效能的，未必是 GPU 不夠快。

有時候，是資料根本來不及送進 GPU。

大型 AI 加速器需要不斷從記憶體讀取模型權重與資料，如果記憶體頻寬跟不上，GPU 裡即使塞進更多運算單元，也可能只能等待資料抵達。

這也是為什麼 HBM，也就是 High Bandwidth Memory，高頻寬記憶體，在這幾年突然從相對低調的記憶體技術，變成 AI 供應鏈的戰略資產。

SEMICON Taiwan 2026 把 HBM 獨立列為主要技術主題，涵蓋 HBM4、3D DRAM 與 In-Memory Computing。

這代表產業正在逐漸接受一件事情：未來的 AI 加速器不能只看 GPU 或 ASIC 本身，而必須把運算晶片、記憶體與互連一起設計。

Chiplet 與 3DIC：一顆晶片正在變成一座微型城市

另一個非常明顯的主角，是先進封裝。

今年 SEMICON Taiwan 將 3DIC、FOPLP 與 Chiplet 全部列為 Advanced Packaging 的核心方向，甚至首次設置獨立 Chiplet Pavilion。

原因並不難理解。

當最先進製程的成本愈來愈高，工程師開始停止追求把所有功能硬塞進單一巨大晶片，而是把不同功能拆成數顆 Chiplet，再透過先進封裝重新組合。

CPU 可以是一顆 Chiplet，AI Accelerator 是另一顆，I/O 是另一顆，旁邊再放多顆 HBM。

問題是，當一個封裝裡面塞進十幾甚至數十個不同元件後，封裝本身就不再只是保護晶片的外殼。

它開始變成整個系統的一部分。

訊號怎麼走、電源怎麼送、熱怎麼排出去、不同晶粒之間如何同步，都會直接影響最終效能。

因此，今天的先進封裝其實正在逐漸接近另一種形式的系統工程。

CoWoS 之後，下一步可能是把圓形晶圓變成方形面板

AI 晶片快速變大，也帶來另一個物理問題。

傳統晶圓是圓形的，但大型 AI 封裝卻逐漸變成巨大矩形結構。封裝尺寸愈大，在圓形晶圓上能有效排列的數量就愈少，邊緣也會產生更多無法利用的面積。

因此，業界開始研究把先進封裝從 Wafer Level，也就是晶圓級，進一步推向 Panel Level，也就是面板級。

SEMICON Taiwan 今年因此把 FOPLP，Fan-Out Panel Level Packaging，列為重要技術方向。

台積電也正在布局被稱為 CoPoS，也就是 Chip-on-Panel-on-Substrate 的新型先進封裝概念。

直覺上可以把它理解成：既然 AI 封裝愈做愈大，與其一直想辦法把巨大矩形塞進圓形晶圓，不如乾脆改用更大的方形面板進行製造。

如果相關良率、材料與設備問題最終能被解決，面板級封裝可能帶來更高的面積利用率，以及更好的大型 AI 封裝生產效率。

這也讓玻璃載板、RDL、TGV 等過去較少受到一般市場注意的技術，開始站上 AI 產業舞台中央。

銅線也開始成為 AI 的速度限制

但就算 GPU、HBM 與封裝全部處理好了，還有另一個問題：晶片之間要怎麼傳資料？

目前大量高速連線仍然依靠電訊號在銅線中傳輸。

距離短的時候很好用，但隨著 AI Cluster 規模增加，數千甚至數萬顆加速器需要彼此交換資料，電訊號傳輸所需要的能量、延遲與訊號完整性問題都會快速放大。

這也是今年 SEMICON Taiwan 把 Silicon Photonics，也就是矽光子，獨立列為核心技術領域的原因。

其中最受關注的方向之一就是 CPO，Co-Packaged Optics。

傳統做法通常是晶片先透過電訊號，把資料送到伺服器外部的光模組，再轉換成光訊號傳輸。

CPO 的想法則是把光學元件直接拉近交換器或運算晶片旁邊，大幅縮短高速電訊號需要走過的距離。

從產業角度來看，這是一個非常重要的轉變。

未來提高 AI 系統速度的方法，可能不只是製造更快的電晶體，而是讓資料改用光移動。

晶片太熱，台積電開始研究直接在晶片裡跑冷卻液

今年 SEMICON Taiwan 前夕另一個非常值得注意的訊號，來自散熱。

台積電先進封裝研發處長陳燕銘在展前異質整合高峰論壇中透露，公司已經把 Microchannel，也就是微流道散熱技術納入研發藍圖，並研究與先進封裝整合。

一般液冷系統通常仍然隔著冷板將晶片產生的熱帶走。

微流道的概念更激進。

工程師直接在非常靠近晶片的位置建立微小流道，讓冷卻液流經高熱密度區域，把熱量迅速帶走。

這件事情之所以重要，是因為 AI 晶片的功耗已經開始逼近傳統散熱架構的極限。

未來一顆 AI 加速器的問題可能不再只是能不能塞入更多電晶體，而是塞進去之後產生的熱到底要怎麼排掉。

如果熱排不出去，再先進的製程也沒有用。

AI 甚至開始反過來設計晶片

今天下午 SEMICON Taiwan 的 Silicon Startups Stage 還有另一條非常有意思的支線。

9 月 2 日的第一個新創專題就是「AI for Chip Design & EDA」。

其中 Leafy Lab 展示利用 Agentic AI 自動化類比與混合訊號電路設計，SiliconMind 則提出可部署於企業內部的 AI Agent，希望讓部分 IC 設計工作逐漸自主化。

另外也有新創把 Agentic AI 用於晶圓廠良率預測與製程分析。

這形成一個很有趣的循環。

人類先製造 GPU 來訓練 AI，接著 AI 開始協助工程師設計下一代晶片，而那些更強的晶片又會被拿去訓練下一代 AI。

半導體產業第一次真正開始面對某種程度的 AI 正向回饋迴圈。

今天的主角其實不是某一顆晶片

SEMICON Taiwan 2026 開展第一天最值得注意的，可能不是某家公司推出哪一台新設備，也不是某一顆處理器又快了多少。

真正重要的是整個產業的問題定義正在改變。

過去半導體效能提升，很大程度可以依靠製程節點微縮。

7nm、5nm、3nm、2nm，一代接著一代。

但 AI 把運算規模推得太快之後，單靠電晶體微縮已經不夠。

現在工程師必須同時處理 GPU、ASIC、HBM、Chiplet、3DIC、封裝、光互連、電源、散熱、測試與軟體。

因此，AI 時代的半導體戰爭正在從 Chip Level 走向 System Level。

未來最強的 AI 系統，未必屬於能做出單顆最快晶片的公司。

真正的贏家可能是那個能把運算、記憶體、封裝、互連、散熱與電力全部組合得最有效率的生態系。

而 SEMICON Taiwan 2026 所展示的，正是這場轉變正在發生。

台灣過去最擅長的是把晶片製造好。

下一階段的問題則變成：當一顆 AI 晶片逐漸變成一整套複雜系統，台灣是否也能把這整套系統一起做出來？

Tech English 專有名詞

1. Chiplet（小晶片）：把原本單一大型晶片拆分成多個功能不同的小晶粒，再透過高速互連與先進封裝重新組成完整處理器，可提高設計彈性並改善製造成本。

2. HBM, High Bandwidth Memory（高頻寬記憶體）：透過多層 DRAM 垂直堆疊提供極高記憶體頻寬，廣泛應用於 GPU 與 AI 加速器，是大型 AI 模型高速取得資料的關鍵元件。

3. 3DIC, Three-Dimensional Integrated Circuit（三維積體電路）：把不同晶片或晶粒垂直堆疊並進行高密度互連，使系統能在更小空間內整合更多運算與記憶體功能。

4. CPO, Co-Packaged Optics（共同封裝光學）：將光學通訊元件放到非常靠近交換器或運算晶片的位置，降低高速電訊號傳輸距離，用於解決大型 AI 系統的頻寬與耗電問題。

5. FOPLP, Fan-Out Panel Level Packaging（扇出型面板級封裝）：利用大型方形面板進行扇出型封裝，相較圓形晶圓具有更高的面積利用潛力，被視為大型 AI 封裝降低成本與擴張尺寸的重要方向。

6. Microchannel Cooling（微流道散熱）：在非常靠近晶片的位置建立微型液體流道，讓冷卻液直接帶走高熱密度區域產生的熱量，是下一代高功耗 AI 晶片的重要散熱技術候選。