High-NA EUV 太先進，反而塞不下大型 AI 晶片？ASML 準備放大光罩，解決下一代曝光難題

半導體製程裡有一件很反直覺的事情：曝光機看得越細，不代表它一次能看的地方越大。

ASML 最新一代 High-NA EUV 正好碰上這個問題。

High-NA EUV 是現有 EUV 微影技術的下一次大型光學升級。ASML 將 Numerical Aperture，也就是數值孔徑，從目前 NXE EUV 平台的 0.33 提高到 0.55，希望讓晶圓廠在更先進節點上印出更細、更密集的電路。

但隨著這套設備逐漸進入實際生產，另一個問題也開始變得不能忽略。

它能印得更細，卻不一定能在單次曝光中印得跟現在一樣大。

而偏偏 AI 時代的高階處理器正在往另一個方向發展：晶片越做越大。

一邊縮電晶體，一邊把 AI 晶片做得越來越巨大

先進半導體同時存在兩個看似矛盾的趨勢。

第一個是 Transistor Scaling。每一代製程希望讓電晶體與金屬線更細、更密集，讓相同面積可以塞進更多運算單元。

第二個趨勢卻是大型 AI Accelerator 本身的 Die Area 並沒有因此一直縮小。

AI 晶片需要更多 Matrix Compute Units、更大的 Cache、更多 HBM Interface、更複雜的 Interconnect，以及更多 I/O。

所以每次製程縮小後，設計者往往不是把晶片縮小，而是趁機塞進更多運算資源。

因此 NVIDIA、Google 與其他大型資料中心晶片設計商，仍然會推出面積非常龐大的 Logic Die。

在傳統 Low-NA EUV 與 DUV 微影裡，一個常見最大曝光場約為 26 mm × 33 mm，換算約 858 mm²，因此實際大型裸晶經常逼近約 800 mm² 級。

這就是所謂 Reticle Limit 或 Maximum Exposure Field。

High-NA 的問題不是不夠精密，而是精密到改變了光學設計

High-NA EUV 把 NA 從 0.33 提升到 0.55。

Numerical Aperture 可以簡單理解成光學系統收集光線與解析細節的能力。在其他條件相同的情況下，NA 越高，Lithography Resolution 越好。

但要做到 0.55 NA，High-NA EXE 平台使用了與現有 EUV 不同的 anamorphic optical architecture。

它並不是在 X、Y 兩個方向使用完全相同的縮小倍率，而這會直接影響單次 Exposure Field。

結果就是目前 High-NA 平台採用較小的曝光場，也就是業界常說的 Half-Field High-NA。

因此 High-NA 可以把非常精細的圖案印得更清楚，卻無法像現有 Full-Field EUV 一樣，直接用單次曝光覆蓋最大的傳統 reticle-size die。

這就碰上 AI 晶片最尷尬的地方

Reuters 9 月 8 日報導指出，ASML 正準備與主要晶片製造商合作，解決 High-NA 對大型 Data Center Chip 的曝光限制。

報導特別點名 NVIDIA 與 Google 這類大型晶片設計。

現有 EUV 設備可以處理接近約 800 mm² 的大型晶片，但目前 High-NA 架構受到較小曝光場限制，無法直接用相同方式製造這些大型產品。

因此出現了一個很有意思的工程矛盾：High-NA 是為了下一代最先進製程而生，但下一代最需要先進製程的 AI 晶片之一，偏偏又大到超出它目前最舒服的曝光尺寸。

Resolution 變好了，Field Size 卻成了問題。

為什麼不乾脆把晶片切成兩半印？

理論上可以，這就是 Stitching。

如果一顆晶片超過單次曝光範圍，可以把設計切成多個曝光區域分別曝光，再讓不同區域在晶圓上精確接合。

概念上有點像印一張超大型海報。紙張不夠大，就先印左半張，再印右半張，最後要求中間接縫完全對準。

但在先進半導體裡，這個完全對準的難度完全不是海報等級。

晶片上的線寬以奈米計算。如果 Stitching Boundary 出現極小 Overlay Error，就可能造成電路斷線、短路、時序問題或 Yield 下降。

尤其對 AI Processor 這種包含大量高速訊號與複雜互連的大型 Logic Die，增加 Stitching 也意味著增加新的製造複雜度。

ASML 現在想做的是把 High-NA 的畫布重新放大

Reuters 報導指出，ASML 計畫透過更大的 masks 解決這個問題。

目的很直接：讓未來 High-NA EUV 不只印得細，也重新取得製造現有大型 Data Center Chip 所需的曝光能力。

ASML 預計與主要晶片製造商共同開發與驗證這套技術。

按照目前規畫，公司希望在 2031 年建立使用 larger masks 的 Pilot Line，並在 2033 年左右進入 High-Volume Manufacturing。

這反映 High-NA 的 Full-Field 問題不是單純換一片比較大的玻璃就能解決。

Mask Size 改變之後，整套 Reticle Handling、Stage、光學、曝光控制、Mask Manufacturing、Inspection 與晶圓廠基礎設施都可能需要跟著調整。

ASML 還宣稱生產力可以提高約 40%

更大的 High-NA mask 不只是為了把巨大 AI Die 放回曝光場。

Reuters 引述 ASML 說法指出，新方案預期還可以提高約 40% System Productivity。

EUV 曝光機的商業價值不只取決於能不能印出最細線寬，還取決於每小時能處理多少 Wafers。

如果一台數億美元級設備解析度非常強，但每片晶圓需要更多曝光次數，Fab 的實際產能與 Cost per Wafer 就會受到影響。

因此 Larger-Field High-NA 真正要解決兩件事：讓大型 AI Processor 可以使用 High-NA，以及把 High-NA 的 Wafer Productivity 推到更合理的量產水準。

AI 反而讓曝光機的畫面大小重新成為戰略問題

這次新聞最值得注意的地方，不是 ASML 突然發現設計 Bug。

High-NA 的 Half-Field 特性一直是業界已知的光學取捨，而不是機器突然做錯了。

真正改變的是市場。

AI Accelerator 正變成全球最重要的先進製程需求來源之一，而且這些晶片往往極度龐大。

當 NVIDIA、Google，以及未來更多 Hyperscaler 都需要大型 AI ASIC 時，Full-Field Capability 就開始具有更大的商業價值。

也就是說，AI 不只在推動更多 EUV、更多 HBM、更多 Advanced Packaging 與更多 CoWoS。

它甚至開始反過來影響下一代曝光機應該有多大的 Field Size。

這件事也和 Chiplet 有一個有趣的關係

如果單一 Monolithic Die 一直變大，Reticle Limit 就會持續成為設計天花板。

這也是 Chiplet Architecture 越來越重要的原因之一。

與其製造一顆接近 800 mm² 的超大型裸晶，可以把系統拆成 Compute Die、I/O Die、Cache Die 或不同 Accelerator Tile，再透過 Advanced Packaging 與高速 Interconnect 重新組合。

這可以降低單一 Die 的曝光尺寸與 Yield Risk。

但 Chiplet 也不是免費午餐。

更多 Die 代表更多 Packaging Complexities、Die-to-Die Interface、Power Delivery 與 Thermal Management 問題。

因此大型 AI Processor 的未來，可能同時往兩個方向前進。

一邊由 ASML 把 High-NA 的有效曝光能力重新放大。

另一邊由 NVIDIA、AMD、Google 等設計公司把巨大處理器拆成更多 Chiplets。

High-NA 的尷尬，其實正好說明先進製程有多難

從表面看，High-NA 的問題很好笑。

一台更先進、更昂貴，而且能印得更細的曝光機，竟然碰上晶片太大放不下的問題。

但這正是 Semiconductor Engineering 最真實的地方。

提高 Numerical Aperture，可以換來更高 Resolution，但新的光學設計可能犧牲 Field Size。

增加 Die Size，可以塞進更多 AI Compute，但 Yield 與 Reticle Limit 會變差。

改成 Chiplets，可以降低單 Die 面積，但 Advanced Packaging 又變得更複雜。

High-NA EUV 並不是失敗。

它仍然被視為下一代先進節點的重要 Lithography Platform。

現在 ASML 做的，是替它補上另一項 AI 時代越來越重要的能力：不只看得更細，還要能一次看得夠大。

因為當 AI 晶片開始逼近光罩極限，下一代曝光機面對的問題已經不只是線寬能做到幾奈米，而是那張越來越複雜、越來越巨大的 AI 晶片藍圖，究竟能不能完整塞進下一次曝光裡。

Tech English 專有名詞

High-NA EUV（高數值孔徑極紫外光微影）：ASML 下一代 EUV 曝光技術，將 Numerical Aperture 從現有 EUV 的 0.33 提升至 0.55，以提高解析度與先進製程圖案化能力。

Numerical Aperture, NA（數值孔徑）：描述光學系統收集與聚焦光線能力的參數。其他條件相同時，更高 NA 通常代表更好的 Lithography Resolution，但也會牽動景深、光學設計與曝光視野等取捨。

Exposure Field（曝光視野）：曝光設備單次可以將光罩圖案投影到晶圓上的最大區域。大型晶片若超過單次 Field Size，就需要改變設計、使用 Stitching 或採取其他曝光方案。

Reticle Limit（光罩曝光尺寸上限）：由微影設備最大曝光場決定的單一裸晶尺寸限制。現有 Full-Field 微影常見曝光範圍約 26 × 33 mm，因此大型 Logic Die 通常受約 800 mm² 級尺寸約束。

Stitching（曝光拼接）：將超過單次曝光範圍的晶片圖案分成多個區域分別曝光，再在晶圓上精確接合。可突破單次 Field Size，但會增加 Overlay、良率與製程控制難度。

Anamorphic Optics（變形光學）：在不同方向使用不同縮小倍率的光學設計。High-NA EUV 利用此架構實現 0.55 NA，但現有設計同時帶來較小的單次曝光場，是 Half-Field High-NA 架構形成的重要原因。